Sequentielle Logikschaltung
Sequentielle Logikschaltungen sind kombinatorische Logikschaltungen mit Speichereinheiten. Diese Schaltkreise sind nicht vollständig von den Eingangszuständen abhängig, um den Ausgang bereitzustellen. Es handelt sich um Bi-State-Logikschaltungen, was bedeutet, dass diese Schaltungen den Ausgang konstant auf High „1“ oder Low „0“ halten können, selbst wenn sich die Eingänge mit der Zeit ändern. Der Ausgangszustand kann nur durch Anlegen eines Triggerimpulses in Folgeschaltungen geändert werden.
Die grundlegende Darstellung der sequentiellen Schaltung ist unten dargestellt:
Klassifikationen von sequentiellen Schaltkreisen
Sequentielle Schaltkreise werden anhand ihrer Auslösezustände unterteilt, wie unten erwähnt:
- Ereignisgesteuerte sequentielle Schaltkreise
Sie gehören zu einer Familie asynchroner sequentieller Logikschaltungen. Sie sind taktlos und können beim Empfang von Eingaben sofort arbeiten. Die Ausgabe ändert sich sofort mit der Eingabekombination. - Taktgesteuerte sequentielle Schaltungen
Sie gehören zu einer Familie synchroner sequentieller Logikschaltungen. Diese sequentiellen Schaltkreise sind taktgesteuert. Das bedeutet, dass sie ein Taktsignal benötigen, um mit Eingangskombinationen zu arbeiten und eine Ausgabe zu erzeugen. - Impulsgesteuerter Folgeschaltkreis
Diese sequentiellen Schaltkreise können taktgesteuert oder taktlos sein. Tatsächlich kombinieren sie Eigenschaften von ereignis- und taktgesteuerten sequentiellen Schaltkreisen.
Der Begriff „synchron“ bedeutet, dass ein Taktsignal die Zustände der sequentiellen Schaltung ändern kann, ohne dass ein externes Signal anliegt. Bei asynchronen Schaltungen ist zum Zurücksetzen der Schaltung ein externes Eingangssignal erforderlich.
Der Begriff „zyklisch“ bedeutet, dass ein Teil des Ausgangs als Rückkopplungspfad zum Eingang zurückgeführt wird. Allerdings ist „nichtzyklisch“ das Gegenteil von zyklisch und bedeutet, dass es in den sequentiellen Schaltkreisen keine Rückkopplungspfade gibt.
Beispiele für sequentielle Schaltungen – Latches und Flip-Flops
Sowohl Latches als auch Flip-Flops sind sequentielle Schaltkreise mit gewissen Unterschieden in ihren Funktionsprinzipien. Ein Latch enthält keine Taktsignale zum Auslösen von Zuständen, während die Flip-Flops eine Taktauslösung erfordern, wie in der folgenden Abbildung dargestellt:
Die obige Abbildung stellt den SR-Latch und das SR-Flip-Flop dar. Im obigen Fall des Flipflops ist ein Taktimpuls dargestellt.
SR-Flip-Flop
Ein SR-Flip-Flop ähnelt einem SR-Latch, verfügt jedoch über eine zusätzliche Taktfunktion. Der Takttrigger dient dazu, das Flip-Flop in den Ein-Zustand zu versetzen, und das Flip-Flop verhält sich stromlos, wenn kein Taktimpuls vorhanden ist.
Das Blockdiagramm des SR Flip Flop ist unten dargestellt:
Schaltplan
SR-Flip-Flops bestehen im Wesentlichen aus NAND-Gattern, genau wie SR-Latch. Zwischen den ersten beiden NAND-Gattern ist jedoch ein Takteingang angegeben, um die Taktauslösung anzuzeigen, wie unten angegeben:
Wahrheitstabelle
Die Wahrheitstabelle umfasst alle vier möglichen Eingangskombinationen an den S- und R-Klemmen sowie zwei Ausgangszustände, Q & ist unten tabellarisch aufgeführt:
Der Takteingang wird immer auf E=1 gehalten, um den Betrieb des SR-Flipflops zu ermöglichen. Die vier Kombinationen von Ein- und Ausgängen werden im Folgenden erläutert:
1: Wenn S=0, R=1 (Set):
Der Ausgang Q erreicht den High-Zustand, wenn S=0 und R=1
2: Wenn S=1, R=0 (Reset):
Der Ausgang Q wird Null, während der Ausgang Q’=1 ist, wenn S=1 und R=0.
3: Wenn S=1, R=1 (keine Änderung):
Der Ausgang bleibt in seinem vorherigen Zustand, der vom SR-Flip-Flop abgerufen wurde.
4: Wenn S=0, R=0 (unbestimmt):
Die Ausgänge sind unbestimmt, da beide Eingänge niedrig sind.
Schaltdiagramm
Das SR-Flip-Flop-Schaltdiagramm kann unten für die hohen und niedrigen Zustände der „S“- und „R“-Eingänge mit Ausgängen dargestellt werden. Das Schaltdiagramm scheint in Ordnung zu sein, bis beide Eingangszustände auf „0“ wechseln und die Ausgänge ungültig werden. Nach dem ungültigen Zustand wird das SR-Flip-Flop instabil, während ein Ausgang möglicherweise schneller schaltet als der andere, was zu einem unbestimmten Verhalten führt.
Arten von SR-Flipflops:
SR-Flip-Flops können mit UND-, NAND- und NOR-Gattern aufgebaut werden. Nachfolgend werden die Konfigurationsdetails sowie die Wahrheitstabellen jedes Typs erläutert.
1- Positives NAND-Gate-SR-Flip-Flop
Das positive NAND-Gate-Flip-Flop fügt dem grundlegenden SR-Flip-Flop zwei zusätzliche NAND-Gatter hinzu. Das positive NAND-Gatter schaltet in den Setz- und Reset-Zustand, indem es im einfachen SR-Flip-Flop einen hohen Eingang anstelle von niedrigen Eingängen anlegt. Mit anderen Worten: Eine Eingabe von „1“ an der Klemme „S“ soll einen Setzzustand liefern, während eine Eingabe von „1“ an der Klemme „R“ einen Rücksetzzustand liefern soll.
Darüber hinaus tritt jetzt der Fall eines ungültigen Zustands auf, wenn beide Eingänge hoch sind, während beide Nulleingänge keine Änderung in den Ausgängen aufweisen.
2-NOR-Gate-SR-Flip-Flop
SR-Flip-Flops können auch mit zwei NOR-Gattern aufgebaut werden. Diese Konfiguration funktioniert ähnlich wie die positive NAND-Gatter-Konfiguration. Die Set- und Reset-Zustände werden durch einen hohen Impuls oder „1“ statt durch einen niedrigen Impuls oder „0“ in der grundlegenden SR-Flip-Flop-Konfiguration ausgelöst. Die Wahrheitstabelle zeigt die gleichen Ausgangszustände wie beim SR-Flipflop mit positivem NAND-Gatter.
3-Takt-SR-Flip-Flop
Getaktete SR-Flip-Flops erhalten ihre Eingänge von zwei UND-Gattern. Einer der Eingänge des UND-Gatters ist das Eingangssignal für die Anschlüsse des SR-Flip-Flops, während der zweite Eingang Takt oder Freigabe ist. Der Taktimpuls spielt bei dieser Konfiguration eine wesentliche Rolle. Der Taktimpuls kann zwei zusätzliche NAND-Gatter so schalten, dass sie je nach Bedarf ein- oder ausgeschaltet werden, um eine bessere Kontrolle des Ausgangszustands zu ermöglichen. Wenn der Freigabeeingang „EN“ hoch ist, liefern alle NAND-Gate-Funktionen einen Ausgang. Wenn der Freigabeeingang „EN“ niedrig ist, werden die beiden zusätzlichen NAND-Gatter getrennt und vorherige Zustände werden vom SR-Flip-Flop abgerufen.
Anwendung – Schalter-Entprellschaltung
SR-Flip-Flops sind flankengesteuert und wechseln ihren Zustand recht sanft. Sie können das Prellen mechanischer Schalter verhindern. Das Phänomen des Prellens tritt auf, wenn der externe mechanische Schalter die internen Kontakte nicht vollständig betätigt und die Kontakte prellen, bevor sie geschlossen oder geöffnet werden. Dieser Prozess erzeugt eine Reihe unerwünschter Signale, die Logikgatter unerwartet auslösen können, bevor die tatsächlichen Eingänge angewendet werden.
In der Schalter-Entprellkonfiguration sind die Kontakte des mechanischen Schalters mit den Set- und Reset-Anschlüssen eines einfachen SR-Flip-Flops verbunden, wie unten gezeigt:
Da SR-Flip-Flops flankengetriggert sind, zählt der anfängliche Eingangszustand für die Erzeugung des Ausgangs, unabhängig von späteren Schwankungen des Eingangs. Selbst wenn aufgrund des Schalterprellens eine Reihe von Geschlossen-Offen-Zuständen auftritt, wie unten gezeigt, muss der Ausgang immer noch ein gleichmäßiger Impuls sein.
Abschluss
Sequentielle Logikschaltungen unterscheiden sich von kombinatorischen Schaltungen durch Speichereinheiten. Diese Logikschaltungen hängen neben den aktuellen Eingangszuständen auch von den vergangenen Eingangszuständen ab. Diese Schaltkreise können ihre Ausgangszustände auf hohem oder niedrigem Niveau halten, selbst wenn sich die Eingänge mit der Zeit ändern. Das häufigste Beispiel für sequentielle Logikschaltungen sind SR-Flip-Flops. Sie ähneln einem SR-Latch mit zusätzlichen Speichereinheiten.